半導体記憶装置

Semiconductor memory apparatus

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor memory apparatus provided with optimum memory cells, a sub-word driver, or the like for stable operation since an SRAM cell constituted of 6 transistors is not operated stably by miniaturizing them and reducing voltage. <P>SOLUTION: The SRAM cell is constituted of a first inverter circuit whose output is a memory node V1, a second inverter circuit whose output is a memory node V2, an access transistor N3 connected between a read-out bit line and the memory node V1, and an access transistor N4 connected between a write-in bit line and the memory node V2. The first and the second inverter circuits are connected in a loop, threshold voltage of the second inverter circuit is set to higher than threshold voltage of the first inverter circuit. Further, pre-charge voltage of the read-out bit line is lower than power source voltage and VDD2 is higher than the threshold voltage of the second inverter circuit. <P>COPYRIGHT: (C)2007,JPO&INPIT
【課題】6トランジスタで構成されるSRAMセルは微細化、低電圧化されることで、安定動作しなくなる。安定動作のため最適なメモリセル、サブワードドライバ等と、これらを備えた半導体記憶装置を提供する。 【解決手段】SRAMセルは、記憶ノードV1を出力とする第1のインバータ回路と、記憶ノードV2を出力とする第2のインバータ回路と、読み出しビット線と記憶ノードV1との間に接続されたアクセストランジスタN3と、書き込みビット線と記憶ノードV2との間に接続されたアクセストランジスタN4とで構成する。第1及び第2のインバータ回路はループ接続され、第2のインバータ回路の閾値電圧が第1のインバータ回路の閾値電圧より高く設定する。さらに、読み出しビット線のプリチャージ電圧を電源電圧より低く、第2のインバータ回路の閾値電圧より高いVDD2とする。 【選択図】 図4

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (6)

    Publication numberPublication dateAssigneeTitle
    JP-2011090764-AMay 06, 2011Arm Ltd, アーム・リミテッドMemory further stabilized for reading
    JP-2014053064-AMarch 20, 2014Renesas Electronics Corp, ルネサスエレクトロニクス株式会社半導体装置
    JP-2014063545-AApril 10, 2014Fujitsu Ltd, 富士通株式会社半導体記憶装置、及び、情報処理装置
    US-2014078819-A1March 20, 2014Texas Instruments IncorporatedStatic random access memory cell with single-sided buffer and asymmetric construction
    US-8395961-B2March 12, 2013Fujitsu LimitedSemiconductor memory device
    US-9449715-B2September 20, 2016Renesas Electronics CorporationSemiconductor device having capability of generating chip identification information